
個人簡介
余磊,1985年生,博士,武漢大學電子信息學院副教授,湖北省“楚天學子”。2011年12月和2012年6月分別獲得法國國立高等應用電子學院ENSEA(電子類工程師學校排名前5)和武漢大學雙博士學位。2011年12月至2013年4月在法國國家信息與自動化研究所(INRIA)從事博士后研究。自2006年開始從事信號處理與自動化方向的研究,研究領域包括壓縮感知、稀疏信號處理和動態系統觀測器設計及分析,已在相關國際期刊和會議發表研究論文20篇,其中SCI期刊論文4篇,國際會議CDC,ACC,ICASSP等13篇。所獲得的學術獎勵包括2009年法國駐中國大使館博士生獎學金、2012年武漢大學博士研究生學術創新獎一等獎和2013年湖北省“楚天學者”人才引進計劃。申請人長期擔任IEEE Trans. on Signal Processing, Elsevier Signal Processing, CDC,ACC等國際期刊和會議的審稿人。
教育背景
2007/09-2011/12,法國國立高等應用電子學院(ENSEA),信息與自動化系,博士;
2006/09-2012/06,武漢大學,電子信息學院通信工程系,博士;
2002/09-2006/06,武漢大學,電子信息學院電子工程系,學士;
工作經歷
2013/12 至今,武漢大學,電子信息學院通信工程系,副教授;
2011/12-2013/04,法國國家信息與自動化研究所(INRIA),博士后研究員;
2007/09-2011/12,法國ENSEA工程師學校/武漢大學,博士生研究員;
教學信息
2014-2015 本科生課程《數字信號處理》
研究興趣
信號處理 壓縮感知 稀疏信號處理 結構性稀疏信號恢復